每瓦性能高出63% Intel“2nm”工艺纸面无敌

每瓦性能高出63%Intel“2nm”工艺纸面无敌Intel的目标是在2025年实现重返半导体工艺领先地位，能不能成功的关键就看20A及18A了。从技术上来说，20A及18A不仅是首款进入埃米节点的工艺，还会首发两大突破性技术，也就是RibbonFET和PowerVia，其中RibbonFET是Intel对GateAllAround晶体管的实现，它将成为公司自2011年率先推出FinFET以来的首个全新晶体管架构。该技术加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。PowerVia是Intel独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。最终到底如何？以20A为例，它的每瓦性能比Intel3高出15%，后者又比Intel4高出18%，Intel4又比当前的Intel7工艺提升20%的每瓦性能，算下来20A比当前的13代酷睿能效高出63%以上。如此夸张的能效下，有网友计算了下，这就意味着当前250W酷睿i9-13900K的性能当时候至需要90W即可，不需要高功耗就能实现强大性能释放，对笔记本来说尤其重要。当然，这些还是20A工艺的纸面性能，具体如何还要等产品上市，首发20A工艺的应该是15代酷睿ArrowLake了，明年上市。...PC版：https://www.cnbeta.com.tw/articles/soft/1350319.htm手机版：https://m.cnbeta.com.tw/view/1350319.htm

台积电为 A16 工艺推出背面供电网络技术

台积电为A16工艺推出背面供电网络技术台积电A16工艺最重要的创新是引入了超级电源轨(SPR)，这是一种复杂的背面供电网络(BSPDN)。新工艺节点有望在相同电压下将时钟频率提高10%，在相同频率和复杂度下将功耗降低15%-20%，根据实际设计使晶体管密度提高7%-10%。BSPDN可以将信号网络和供电网络分离，提高晶体管密度并改善供电，从而影响性能。台积电的SPR使用特殊接触将背面供电网络插入每个晶体管的源极和漏极，同时还可以降低电阻，以获得尽可能高的性能和功率效率。从生产角度来看，这是最复杂的BSPDN实现之一，比英特尔的PowerVia更复杂。——

英特尔 详解 PowerVia 芯片背部供电技术：将用于18Å /20Å 工艺

英特尔详解PowerVia芯片背部供电技术：将用于18Å/20Å工艺https://laoyaoba.com/n/864595以前在靠近硅基底的部分造晶体管，然后往上叠好几层电路，信号与供电线路都在晶体管同一侧；现在Intel要把供电线路单独拿出来造在晶体管另一侧。做成夹心饼干。优点是供电线路不需要再穿过15~20层线路，线阻随之下降，功耗更低；减少供电线路对信号线路对干扰；金属层密度可以放宽，大幅度降低工艺的复杂性，有助于提高晶体管密度。缺点是原本的硅基底被移除，晶圆刚性会明显减弱；晶体管夹在两层线路中间，芯片调试难度大增，散热也比以前更困难；制造过程中增加了很多步骤，会使得成本提高。

Intel 14A工艺至关重要 2025年之后稳定领先

Intel14A工艺至关重要2025年之后稳定领先其中，Intel3作为升级版，应用于服务器端的SierraForest、GraniteRapids，将在今年陆续发布，其中前者首次采用纯E核设计，最多288个。Intel20A和Intel18A两个节点正在顺利推进中，分别相当于2nm、1.8nm，将继续采用EUV技术，并应用RibbonFET全环绕栅极晶体管和PowerVia背面供电技术。凭借它们两个，Intel希望能在2025年重夺制程领先性。之后，Intel将继续采用创新技术，推进未来制程节点的开发和制造，以巩固领先性。其中一个关键点就是HighNAEUV技术，而数值孔径（NA）正是衡量收集和集中光线能力的指标。通过升级将掩膜上的电路图形反射到硅晶圆上的光学系统，HighNAEUV光刻技术能够大幅提高分辨率，从而有助于晶体管的进一步微缩。作为Intel18A之后的下一个先进制程节点，Intel14A1.4nm级就将采用HighNAEUV光刻技术。为了制造出特征尺寸更小的晶体管，在集成HighNAEUV光刻技术的同时，Intel也在同步开发新的晶体管结构，并改进工艺步骤，如通过PowerVia背面供电技术减少步骤、简化流程。此外，Intel还公布了Intel3、Intel18A、Intel14A的数个演化版本，以帮助客户开发和交付符合其特定需求的产品。...PC版：https://www.cnbeta.com.tw/articles/soft/1430442.htm手机版：https://m.cnbeta.com.tw/view/1430442.htm

2025重返CPU王者 Intel“1.8nm”工艺传喜讯：已测试流片

2025重返CPU王者Intel“1.8nm”工艺传喜讯：已测试流片现在Intel7工艺已经在12代、13代酷睿上量产了，Intel中国研究院院长宋继强在会议上透露了最新工艺进展。接替Intel7的Intel4工艺已经准备就绪，为投产做好了准备，预计2023年下半年在新一代酷睿MeteorLake上首发，也就是14代酷睿。Intel3工艺则是Intel4的改进版，正在按计划进行。在之后的20A、18A工艺对Intel来说尤为重要，预计在2024年上半年及下半年量产，是Intel2025年重夺半导体王者的关键工艺。宋院长透露，20A及18A工艺已经有测试芯片流片，不过具体是什么芯片就没有透露了，很大可能是Intel自家CPU，也有一定可能是Intel的代工客户，此前Intel确认18A工艺会有多家半导体设计公司感兴趣。Intel还会在20A、18A上首发两大突破性技术，也就是RibbonFET和PowerVia，其中RibbonFET是Intel对GateAllAround晶体管的实现，它将成为公司自2011年率先推出FinFET以来的首个全新晶体管架构。该技术加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。PowerVia是Intel独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。...PC版：https://www.cnbeta.com.tw/articles/soft/1346249.htm手机版：https://m.cnbeta.com.tw/view/1346249.htm

Intel 20A工艺杀手锏之一惊艳首秀 反超台积电就靠它

Intel20A工艺杀手锏之一惊艳首秀反超台积电就靠它Intel20A工艺将引入两种全新的工艺，PowerVia背部供电、RibbonFET全环绕栅极晶体管。PwoerVia技术将传统位于芯片正面的供电层改到背面，与信号传输层分离，通过一系列TSV硅穿孔为芯片供电，可以大大降低供电噪声、电阻损耗，优化供电分布，提高整体能效。计划6月11-16日举办的VLSISymposium2023研讨会上，Intel将首次展示PowerVia技术，不过用的不是20A工艺，而是基于Intel4工艺的一颗测试芯片，架构则是E核。这颗核心的面积仅为2.9平方毫米，得益于PowerVia技术，大部分区域的标准单元利用率都超过了90％(图中橙色区域)，其余的也基本都在80％之上(图中绿色区域)。同时，PowerVia技术还带来了超过5％的频率提升，吞吐时间略高但可以接受，功耗发热情况符合预期。除了用于自家产品，Intel也将使用PowerVia技术为客户代工，这也是提前展示其能力的一个原因。...PC版：https://www.cnbeta.com.tw/articles/soft/1358389.htm手机版：https://m.cnbeta.com.tw/view/1358389.htm